



**МИНОБРНАУКИ РОССИИ**  
**федеральное государственное бюджетное образовательное учреждение**  
**высшего образования**  
**«Московский государственный технологический университет «СТАНКИН»**  
**(ФГБОУ ВО «МГТУ «СТАНКИН»)**

Институт  
информационных  
технологий

Кафедра  
Информационных технологий и  
вычислительных систем

**ОТЧЕТ О ВЫПОЛНЕНИИ**  
**ЛАБОРАТОРНОЙ РАБОТЫ ПО ДИСЦИПЛИНЕ**

«Электроника, электротехника и схемотехника»

СТУДЕНТА 3 КУРСА бакалавриата ГРУППЫ ИДБ-20-02  
(уровень профессионального образования)

**Ердоган Дениз Ердалович**

НА ТЕМУ

Логические элементы и комбинационные цифровые устройства

Вариант № 8

Направление: 09.03.01 Информатика и вычислительная техника  
Профиль подготовки: Программное обеспечение средств вычислительной техники и  
автоматизированных систем

Отчет сдан «\_\_\_\_\_» \_\_\_\_\_ 2022 г.

Оценка \_\_\_\_\_

Преподаватель

**Николай Александрович Хлебалин**

(Ф.И.О., должность, степень, звание.)

(подпись)

МОСКВА 2022

# 1 ИССЛЕДОВАНИЕ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

1.1 Запускаем модель x\_LE.ms10:

1.2 Посмотрим соответствие временных диаграмм и показаний в таблице для каждого ЛЭ:




Рисунок № 1: схема для моделирования работы идеальных логических элементов при  $J_1$  – вкл,  $J_2$  – вкл.




Рисунок № 2: временная диаграмма при  $J_1$  – вкл,  $J_2$  – вкл.




Рисунок № 3. схема для моделирования работы идеальных логических элементов при  $J_1$  – выкл,  $J_2$  – выкл.




Рисунок № 4: временная диаграмма при  $J_1$  – выкл,  $J_2$  – выкл.




Рисунок № 5: схема для моделирования работы идеальных логических элементов при  $J_1$  – выкл,  $J_2$  – вкл.




Рисунок № 6: временная диаграмма при  $J_1$  – выкл,  $J_2$  – вкл.




Рисунок № 7: схема для моделирования работы идеальных логических элементов при  $J_1$  – вкл,  $J_2$  – выкл.




Рисунок № 8: временная диаграмма при  $J_1$  – вкл,  $J_2$  – выкл.

Теперь по полученным данным строим таблицу истинности для логического элемента (NOT):

| A | B | NOT |
|---|---|-----|
| 0 | 0 | 1   |
| 0 | 1 | 1   |
| 1 | 0 | 0   |
| 1 | 1 | 0   |

Таблица № 1: таблица истинности логического элемента (NOT).


Затем составим таким же способом все оставшиеся таблицы для всех логических элементов:

| J1 | J2 | NOT | AND | NAND | OR | NOR | EOR | ENOR |
|----|----|-----|-----|------|----|-----|-----|------|
| 0  | 0  | 1   | 0   | 1    | 0  | 1   | 0   | 1    |
| 0  | 1  | 1   | 0   | 1    | 1  | 0   | 1   | 0    |
| 1  | 0  | 0   | 0   | 1    | 1  | 0   | 1   | 0    |
| 1  | 1  | 0   | 1   | 0    | 1  | 0   | 0   | 1    |

Таблица № 2: таблица истинности для всех логических элементов.

Проверив соответствие временных диаграмм и таблиц истинности, можно сказать, что все диаграммы логических элементов соответствуют таблицам истинности.

3. Запишем логические выражения, реализуемые каждым логическим элементом.



1) ЛЭ k555ln1 (логическая функция “не”). Техническая документация К555ЛН1 (90-97г), 6 логических элементов "HE" (SN74LS04N)

*Корпус ИМС К155ЛН1*





Рисунок № 9: техническая документация К555ЛН1.

### Условное графическое обозначение



### Электрические параметры

|    |                                                              |                   |
|----|--------------------------------------------------------------|-------------------|
| 1  | Номинальное напряжение питания                               | 5 В $\pm$ 5 %     |
| 2  | Выходное напряжение низкого уровня                           | не более 0,4 В    |
| 3  | Выходное напряжение высокого уровня                          | не менее 2,4 В    |
| 4  | Входной ток низкого уровня                                   | не более -1,6 мА  |
| 5  | Входной ток высокого уровня                                  | не более 0,04 мА  |
| 6  | Входной пробивной ток                                        | не более 1 мА     |
| 7  | Ток потребления при низком уровне выходного напряжения       | не более 33 мА    |
| 8  | Ток потребления при высоком уровне выходного напряжения      | не более 12 мА    |
| 9  | Потребляемая статическая мощность на один логический элемент | не более 19,7 мВт |
| 10 | Время задержки распространения при включении                 | не более 15 нс    |
| 11 | Время задержки распространения при выключении                | не более 22 нс    |

Рисунок № 10: техническая документация (Электрические параметры).

2) ЛЭ «исключающее ИЛИ».

SN74LS86AN, Логический элемент исключающее ИЛИ, 4 элемента, 2 входа [DIP-14]




Рисунок № 11: техническая документация (SN74LS86AN).

## Описание

The SN74LS86AN is a quad 2-input exclusive-OR Gate with LS technology and four independent 2-input Exclusive-OR gates. They perform the Boolean functions in positive logic. A common application is as a true/complement element. If one of the inputs is low, the other input will be reproduced in true form at the output. If one of the inputs is high, the signal on the other input will be reproduced inverted at the output. The SN74LS86A is characterized for catalogue operation.

- TTL input and output

## Технические параметры

|                                                |                |
|------------------------------------------------|----------------|
| Серия                                          | 74LS           |
| Тип логического элемента                       | 2искл.или      |
| Кол-во элементов                               | 4              |
| Напряжение питания, В                          | 4.75...5.25    |
| Максимальный выходной ток: High/Low, мА        | -0.4/8         |
| Логический уровень - Low, В                    | 0.8            |
| Логический уровень - High, В                   | 2              |
| Максимальное время задержки при Max V и CL, нс | 30             |
| Рабочая температура, °C                        | 0...+70        |
| Корпус                                         | dip-14(7.62мм) |
| Вес, г                                         | 1.9            |

Рисунок № 12: техническая документация (параметры SN74LS86AN).

Заменяем в модели х\_LE.ms10 идеальные логические элементы на их микросхемы и получаем схему изображенную ниже:




Рисунок № 13: схема исследования логических элементов.

Схемы для моделирования работы микросхем при различных положениях  $J_1$  и  $J_2$ .




Рисунок № 14: схема для моделирования работы микросхем при  $J_1$  – вкл,  
 $J_2$  – вкл.




Рисунок № 15: схема для моделирования работы микросхем при  $J_1$  – выкл,  
 $J_2$  – выкл.




Рисунок № 16: схема для моделирования работы микросхем при  $J_1$  – выкл,  $J_2$  – вкл




Рисунок № 17: схема для моделирования работы микросхем при  $J_1$ -вкл,  $J_2$ -выкл.

Затем сравним временные диаграммы всех элементов для различных комбинаций значений:




Рисунок № 18: временная диаграмма при  $J_1$  – вкл,  $J_2$  – вкл.




Рисунок № 19: временная диаграмма при  $J_1$  – выкл,  $J_2$  – выкл.





Рисунок № 20: временная диаграмма при  $J_1$  – выкл,  $J_2$  – вкл.



*Рисунок № 21: временная диаграмма при J1 – вкл, J2 – выкл.*

Из полученного результата следует что временные диаграммы микросхем и идеальных ЛЭ аналогичны.

Составим таблицу истинности элементов:

| ЛЭ |   | NoT | AND | NAND | OR | NOR | EOR | ENOR |
|----|---|-----|-----|------|----|-----|-----|------|
| 0  | 0 | 1   | 0   | 1    | 0  | 1   | 0   | 1    |
| 0  | 1 | 1   | 0   | 1    | 1  | 0   | 1   | 0    |
| 1  | 0 | 0   | 0   | 1    | 1  | 0   | 1   | 0    |
| 1  | 1 | 0   | 1   | 0    | 1  | 0   | 0   | 1    |

*Таблица № 3: таблица истинности микросхем.*

Исходя из проведенных исследований можно сделать вывод, что микросхемы работают также, как идеальные логические элементы.


Микросхемы 74НС08; 74НСТ08 (логическая функция 2И)

## IN74HC08A

### Четыре логических элемента «2И»

IN74HC08A по назначению выводов идентична LS/ALS08. Входные уровни микросхемы совместимы со стандартными КМОП выходами; с согласующими резисторами, совместимы с LS/ALS ТТЛ уровнями.

- Выходные уровни напряжений совместимы с входными уровнями КМОП, NМОП и ТТЛ микросхем.
- Диапазон напряжения питания:  $2.0 \div 6.0$  В
- Низкий входной ток: 1.0 мкА
- Высокая помехоустойчивость КМОП приборов




#### ОБОЗНАЧЕНИЕ МИКРОСХЕМЫ


IN74HC08AN пластмассовый  
IN74HC08AD SOIC  
IZ74HC08A кристалл  
 $T_A = -55^\circ \div 125^\circ\text{C}$  для всех типов корпусов

### НАЗНАЧЕНИЕ ВЫВОДОВ

#### СТРУКТУРНАЯ СХЕМА



ВЫВОД 14 =  $V_{CC}$   
ВЫВОД 7 = GND



### ТАБЛИЦА ИСТИННОСТИ

| Входы |   | Выход |
|-------|---|-------|
| A     | B | Y     |
| L     | L | L     |
| L     | H | L     |
| H     | L | L     |
| H     | H | H     |

Рисунок № 22: документация по микросхемам 74HC08; 74HC08.

Микросхема 74AC32, (логическая функция 2ИЛИ)




Рисунок № 23: техническая документация для ЛЭ «2И».

Микросхема 133ЛА3 (логическая функция 2И-НЕ)




Рисунок № 24: техническая документация для микросхемы 133ЛА3.

| Вывод | Назначение     | Вывод | Назначение                              |
|-------|----------------|-------|-----------------------------------------|
| №1    | Вход X1        | №8    | Выход Y3                                |
| №2    | Вход X2        | №9    | Вход X5                                 |
| №3    | Выход Y1       | №10   | Вход X6                                 |
| №4    | Вход X3        | №11   | Выход Y4                                |
| №5    | Вход X4        | №12   | Вход X7                                 |
| №6    | Выход Y2       | №13   | Вход X8                                 |
| №7    | Общий вывод OV | №14   | Вывод питания от источника напряжения U |

*Таблица № 4: назначение выводов.*

| Параметры                                               | Обозначение | Ед. изм. | Режимы измерения                                                                                    | Min | Max    |
|---------------------------------------------------------|-------------|----------|-----------------------------------------------------------------------------------------------------|-----|--------|
| Выходное напряжение низкого уровня                      | $U_{OL}$    | В        | $I_O=16\text{mA}$ $U_{IH}=2\text{B}$<br>$U_{CC}= 5\text{B}\pm 10\%$                                 | -   | 0,4    |
| Выходное напряжение высокого уровня                     | $U_{OH}$    | В        | $I_O= -0,4\text{mA}$<br>$U_{IL}=0,8\text{B}$<br>$U_{IH}=4,5\text{B}$<br>$U_{CC}= 5\text{B}\pm 10\%$ | 2,4 | -      |
| Входной ток низкого уровня                              | $I_{IL}$    | мА       | $U_{IL}=0,4\text{B}$ , $U_{IH}=4,5\text{B}$<br>$U_{CC}= 5\text{B}\pm 10\%$                          | -   | 1-1,6I |
| Входной ток высокого уровня                             | $I_{IH}$    | мА       | $U_{IL}=0\text{B}$ , $U_{IH}=2,4\text{B}$<br>$U_{CC}= 5\text{B}\pm 10\%$                            | -   | 0,04   |
| Ток потребления при низком уровне выходного напряжения  | $I_{CCL}$   | мА       | $U_{CC}= 5\text{B}\pm 10\%$<br>$U_{IH}= 5\text{B}$                                                  | -   | 22     |
| Ток потребления при высоком уровне выходного напряжения | $I_{CCH}$   | мА       | $U_{CC}= 5\text{B}\pm 10\%$<br>$U_{IL}=0\text{B}$                                                   | -   | 8      |
| Время задержки распространения при включении            | $t_{PHL}$   | нс       | $U_{IH}=2,4\text{B}$<br>$U_{CC}= 5\text{B}\pm 10\%$<br>$C_L=15\text{пФ}\pm 15\%$                    | -   | 15     |
| Время задержки распространения при выключении           | $t_{PLH}$   | нс       | $U_{IH}=2,4\text{B}$<br>$U_{CC}= 5\text{B}\pm 10\%$<br>$C_L=15\text{пФ}\pm 15\%$                    | -   | 22     |

*Таблица № 5: основные электрические параметры 133ЛАЗ.*

Микросхема 564ЛЕ5В (логическая функция 2ИЛИ-НЕ)

564ЛЕ5В


“EXCITON”

Функциональный аналог CD4001А.  
Четыре логических элемента 2ИЛИ-НЕ.  
Технология – КМОП.  
Технические условия исполнения БК0.347.064ТУ13.  
Предназначены для применения в радиоэлектронной аппаратуре специального назначения.

Основные характеристики:

Диапазон напряжений питания от 4,2 В до 15,0 В.  
Предельное напряжение питания до 18,0 В.  
Диапазон рабочих температур от -60 °С до + 125 °С.  
Время задержки распространения сигнала при включении ≤ 80 нс при  $U_{CC} = 10 В$ ,  $C_L = 50 pF$ ,  $T = 25 °С$ .  
Время задержки распространения сигнала при включении ≤ 90 нс при  $U_{CC} = 10 В$ ,  $C_L = 50 pF$ ,  $T = 25 °С$ .  
Ток потребления ≤ 0,1 мкА при  $U_{CC} = 10 В$ ,  $T = 25 °С$ .  
Выходной ток низкого уровня ≥ 1,0 мА при  $U_{CC} = 10 В$ ,  $U_O = 0,5 В$ ,  $T = 25 °С$ .  
Выходной ток высокого уровня ≥ -1,0/ мА при  $U_{CC} = 10 В$ ,  $U_O = 9,5 В$ ,  $T = 25 °С$ .  
Показатели стойкости к воздействию спецфакторов:  
И1, И2, И3, С1 по 2У; С3, К3 по 1У; И4 - 1,5ед., К1 по 1У.

Рис. 1. Условное графическое обозначение микросхем 564ЛЕ5В.



Т а б л и ц а 1. Назначение выводов микросхем 564ЛЕ5В.

| Номер вывода | Назначение вывода |
|--------------|-------------------|
| 1            | Вход              |
| 2            | Вход              |
| 3            | Выход             |
| 4            | Выход             |
| 5            | Вход              |
| 6            | Вход              |
| 7            | Общий             |
| 8            | Вход              |
| 9            | Вход              |
| 10           | Выход             |
| 11           | Выход             |
| 12           | Вход              |
| 13           | Вход              |
| 14           | Питание           |

Т а б л и ц а 2. Таблица истинности микросхем 564ЛЕ5В.

| Вход 1 (6, 8, 13) | Вход 2 (5, 9, 12) | Вход 3 (4, 10, 11) |
|-------------------|-------------------|--------------------|
| L                 | H                 | L                  |
| H                 | L                 | L                  |
| H                 | H                 | L                  |
| L                 | L                 | H                  |

L - Состояние низкого логического уровня,  
H - Состояние высокого логического уровня.

Рисунок № 25: документация по микросхеме 564ЛЕ5В.

Микросхема 564ЛП2В (логическая функция исключающее ИЛИ)

**564ЛП2В, Н564ЛП2В, ОСМ564ЛП2В.**

Функциональный аналог CD4030А.  
Четыре логических элемента «исключающее ИЛИ».  
Технология – КМОП.  
Технические условия исполнения БК0.347.064 ТУ13.  
Предназначены для применения в радиоэлектронной аппаратуре специального назначения.

**Краткие основные характеристики:**

Диапазон напряжений питания от 4,2В до 15В.  
Предельное напряжение питания до 18В.  
Диапазон рабочих температур от -60°С до +125°С.  
Время задержки распространения сигнала ≤150 нс при U<sub>CC</sub>=10В, C<sub>L</sub>=50pF, T=25°С.  
Ток потребления ≤1,0 мкА при U<sub>CC</sub>=10В, T=25°С.  
Выходной ток низкого уровня ≥1.2мА при U<sub>CC</sub>=10В, U<sub>0</sub>=0.5В, T=25°С.  
Выходной ток высокого уровня ≥-1.0/мА при U<sub>CC</sub>=10В, U<sub>0</sub>=9.5В, T=25°С.  
Показатели стойкости к воздействию спецфакторов:  
И1, И2, И3, С1 по 2У; С3, К3 по 1У; И4 - 1,5ед.; К1 по 1У.

Рис. 1. Условное графическое обозначение микросхем 564ЛП2В, Н564ЛП2В, ОСМ564ЛП2В.




Табл. 2. Таблица истинности микросхем 564ЛП2В, Н564ЛП2В, ОСМ564ЛП2В.

| Вход 1<br>(5, 8, 12) | Выход 2<br>(6, 9, 13) | Выход 3<br>(4, 10, 11) |
|----------------------|-----------------------|------------------------|
| L                    | L                     | L                      |
| H                    | L                     | H                      |
| L                    | H                     | H                      |
| H                    | H                     | L                      |

L - Низкий уровень,  
H - Высокий уровень.

Табл. 1. Таблица назначения выводов микросхем 564ЛП2В, Н564ЛП2В, ОСМ564ЛП2В.


| № вывода | Назначение вывода |
|----------|-------------------|
| 1        | Вход              |
| 2        | Вход              |
| 3        | Выход             |
| 4        | Выход             |
| 5        | Вход              |
| 6        | Вход              |
| 7        | Общий             |
| 8        | Вход              |
| 9        | Вход              |
| 10       | Выход             |
| 11       | Выход             |
| 12       | Вход              |
| 13       | Вход              |
| 14       | Питание           |

Логическая функция одной ячейки ИС:  $Y = \overline{X1} * X2 + X1 * \overline{X2}$ .

Рисунок № 26: документация по микросхеме 564ЛП2В.

Микросхема CD54HC7266, CD74HC7266 (логическая функция Эквивалентность)

## CD74HC7266MT (Texas Instruments)



TEXAS INSTRUMENTS


Наименование  
Производитель  
Артикул  
Макс. выходной ток  
Напряжение макс.  
Напряжение мин.  
Количество узлов  
Тип  
Корпус  
Кол-во выводов  
Задержка распространения, нс

**CD74HC7266MT**  
Texas Instruments(TI)  
377690  
25.00 mA  
6.00 V  
2.00 V  
4  
2Искл. ИЛИ-НЕ  
SOIC  
14  
15

Рис № 27: документация по микросхеме CD74HC7266.

## CD54HC7266, CD74HC7266

### Functional Diagram



### TRUTH TABLE

| INPUTS |    | OUTPUT |
|--------|----|--------|
| nA     | nB | nY     |
| L      | L  | H      |
| L      | H  | L      |
| H      | L  | L      |
| H      | H  | H      |

H = High Voltage Level, L = Low Voltage Level

### Logic Symbol




Рисунок № 28: документация по микросхемам CD54HC7266, CD74HC7266.

**Вывод:** Проведя эксперименты и сравнив таблицы истинности с показаниями временных диаграмм, мы делаем вывод, что результаты работ микросхем сходятся с результатом работ идеальных логических элементов. Результат работы сходиться с информацией из лекционных материалов.

## Исследование работы интегрального дешифратора

1. Соберём схему для моделирования работы идеальных логических элементов.
2. Запустим моделирование. Задавая комбинации входных переменных с помощью ключей, по засвечиванию пробников получить таблицу истинности интегрального дешифратора.




Рисунок № 29: схема для моделирования работы интегрального дешифратора при J1 – выкл, J2 – выкл.




Рисунок № 30: схема для моделирования работы интегрального дешифратора при J1 – вкл, J2 – вкл.




Рисунок № 31: схема для моделирования работы интегрального дешифратора при J1 – вкл, J2 – выкл.




Рисунок № 32: схема для моделирования работы интегрального дешифратора при J1 – выкл, J2 – вкл.

| A | B | X1 | X2 | X3 | X4 |
|---|---|----|----|----|----|
| 0 | 0 | 1  | 0  | 0  | 0  |
| 0 | 1 | 0  | 0  | 1  | 0  |
| 1 | 0 | 0  | 1  | 0  | 0  |
| 1 | 1 | 0  | 0  | 0  | 1  |

Таблица № 6: таблица истинности интегрального дешифратора.

3. Записать логическое выражение, которое реализует интегральный дешифратор.

Выход 0:  $X1 = \bar{A} \wedge \bar{B}$

Выход 2:  $X3 = \bar{A} \wedge B$

Выход 1:  $X2 = A \wedge \bar{B}$

Выход 3:  $X4 = A \wedge B$

4. Дешифратор (декодер) служит для преобразования n-разрядного позиционного двоичного кода в единичный выходной сигнал на одном из 4х выходов. При каждой входной комбинации сигналов на одном из выходов появляется 1. Таким образом, по единичному сигналу на одном из выходов можно судить о входной кодовой комбинации.

Дешифратор - это комбинационное устройство, предназначенное для преобразования параллельного двоичного кода в унитарный, т.е. позиционный код. Дешифраторы (декодеры) позволяют преобразовывать одни виды двоичных кодов в другие. Дешифратор преобразует код, поступающий на его входы, в сигнал только на одном из его выходов. Дешифратор  $n$ -разрядного двоичного числа имеет  $2^n$  выходов.

Преобразование производится по правилам, описанным в таблицах истинности. Для построения дешифратора можно воспользоваться правилами построения схемы для произвольной таблицы истинности.

Обычно, указанный в схеме номер вывода дешифратора соответствует десятичному эквиваленту двоичного кода, подаваемого на вход дешифратора в качестве входных переменных, вернее сказать, **что при подаче на вход устройства параллельного двоичного кода на выходе дешифратора появится сигнал на том выходе, номер которого соответствует десятичному эквиваленту двоичного кода**. Отсюда следует то, что в любой момент времени выходной сигнал будет иметь место только на одном выходе дешифратора. В зависимости от типа дешифратора, этот сигнал может иметь как уровень логической единицы (при этом на всех остальных выходах уровень логической 0), так и уровень логического 0 (при этом на всех остальных выходах уровень логической 1). В дешифраторах каждой выходной функции соответствует только один минтерм, а **количество функций определяется количеством разрядов двоичного числа**. Если дешифратор реализует все минтермы входных переменных, то он называется полным дешифратором (в качестве примера неполного дешифратора можно привести дешифратор двоично-десятичных чисел).

| x1 | x2 | y1 | y2 | y3 | y4 |
|----|----|----|----|----|----|
| 0  | 0  | 1  | 0  | 0  | 0  |
| 0  | 1  | 0  | 0  | 1  | 0  |
| 1  | 0  | 0  | 1  | 0  | 0  |
| 1  | 1  | 0  | 0  | 0  | 1  |

Таблица № 7: таблица истинности интегрального дешифратора.




Рисунок № 33: схема дешифратора.




Рисунок № 34: условное графическое обозначение дешифратора.

## 5. Исследуем дешифратор на логических элементах




Рисунок № 35: схема для моделирования работы интегрального дешифратора при J1 – выкл, J2 – выкл.




Рисунок № 36: схема для моделирования работы интегрального дешифратора при J1 – вкл, J2 – вкл.




Рисунок № 37: схема для моделирования работы интегрального дешифратора при J1 – вкл, J2 – выкл.




Рисунок № 38. схема для моделирования работы интегрального дешифратора при J1 – выкл, J2 – вкл.

6. Запустим моделирование. Задавая комбинации входных переменных с помощью ключей и, составим таблицу истинности дешифратора на логических элементах.

| ЛЭ   |      | X5 | X6 | X7 | X8 |
|------|------|----|----|----|----|
| J1=0 | J2=0 | 1  | 0  | 0  | 0  |
| J1=0 | J2=1 | 0  | 1  | 0  | 0  |
| J1=1 | J2=0 | 0  | 0  | 1  | 0  |
| J1=1 | J2=1 | 0  | 0  | 0  | 1  |

Таблица № 8: таблица истинности дешифратора на логических элементах.

Запишем логические выражения, которое реализует дешифратор на логических элементах.

Выход 0:  $X1 = \bar{A} \wedge \bar{B}$

Выход 2:  $X3 = \bar{A} \wedge B$


Выход 1:  $X2 = A \wedge \bar{B}$

Выход 3:  $X4 = A \wedge B$

## 7. Техническая документация

### K555ИД7

Микросхема представляет собой двоичный дешифратор на восемь направлений. Содержит 203 интегральных элемента. Корпус типа 238.16-2, масса не более 1,2 г.



Условное графическое обозначение K555ИД7

Назначение выводов: 1 - вход D0; 2 - вход D1; 3 - вход D2; 4 - вход разрешения  $\bar{V}2$ ; 5 - вход разрешения  $\bar{V}3$ ; 6 - вход разрешения V1; 7 - выход 7; 8 - общий; 9 - выход 6; 10 - выход 5; 11 - выход 4; 12 - выход 3; 13 - выход 2; 14 - выход 1; 15 - выход 0; 16 - напряжение питания.


Рисунок № 39: условное графическое обозначение.

## Электрические параметры

|                                                           |                |
|-----------------------------------------------------------|----------------|
| Номинальное напряжение питания .....                      | 5 В ± 5%       |
| Выходное напряжение низкого уровня .....                  | ≤ 0,48 В       |
| Выходное напряжение высокого уровня .....                 | ≥ 2,9 В        |
| Ток потребления .....                                     | ≤ 9,7 мА       |
| Входной ток низкого уровня .....                          | ≤   -0,34   мА |
| Входной ток высокого уровня .....                         | ≤ 3 мкА        |
| Потребляемая мощность .....                               | 51 мВт         |
| Время задержки распространения при включении по выводам:  |                |
| - от 4 до 15 .....                                        | ≤ 18 нс        |
| - от 1, 2, 3 до 15 .....                                  | ≤ 20 нс        |
| - от 1, 2, 3 до 7 .....                                   | ≤ 27 нс        |
| - от 6 до 7, 9, 10, 11, 12, 13, 14, 15 .....              | ≤ 26 нс        |
| Время задержки распространения при выключении по выводам: |                |
| - от 4 до 15 .....                                        | ≤ 32 нс        |
| - от 1, 2, 3 до 15 .....                                  | ≤ 41 нс        |
| - от 1, 2, 3 до 7 .....                                   | ≤ 39 нс        |
| - от 6 до 7, 9, 10, 11, 12, 13, 14, 15 .....              | ≤ 38 нс        |
| Коэффициент разветвления по выходу .....                  | 10             |

*Рисунок № 40: электрические параметры К555ИД7.*

## 74LS139 (аналог)



*Рисунок № 40(1): условное графическое обозначение 74LS139.*




Рисунок № 40(2): схема 74LS139.

### TRUTH TABLE

| INPUTS         |                |                | OUTPUTS          |                  |                  |                  |
|----------------|----------------|----------------|------------------|------------------|------------------|------------------|
| $\overline{E}$ | A <sub>0</sub> | A <sub>1</sub> | $\overline{O_0}$ | $\overline{O_1}$ | $\overline{O_2}$ | $\overline{O_3}$ |
| H              | X              | X              | H                | H                | H                | H                |
| L              | L              | L              | L                | H                | H                | H                |
| L              | H              | L              | H                | L                | H                | H                |
| L              | L              | H              | H                | H                | L                | H                |
| L              | H              | H              | H                | H                | H                | L                |

H = HIGH Voltage Level

L = LOW Voltage Level

X = Don't Care

Таблица № 9: таблица истинности.

| Symbol          | Parameter                           |          | Min         | Typ        | Max         | Unit |
|-----------------|-------------------------------------|----------|-------------|------------|-------------|------|
| VCC             | Supply Voltage                      | 54<br>74 | 4.5<br>4.75 | 5.0<br>5.0 | 5.5<br>5.25 | V    |
| T <sub>A</sub>  | Operating Ambient Temperature Range | 54<br>74 | -55<br>0    | 25<br>25   | 125<br>70   | °C   |
| I <sub>OH</sub> | Output Current — High               | 54, 74   |             |            | -0.4        | mA   |
| I <sub>OL</sub> | Output Current — Low                | 54<br>74 |             |            | 4.0<br>8.0  | mA   |

Рисунок № 40 (3): гарантированные варианты эксплуатации.

**Вывод:** Используя полученные таблицы истинности можно сделать вывод, что результаты работ дешифратора на логических элементах сходятся с результатом работ интегрального дешифратора элементов. Результат работы сходитсся с информацией из лекционных материалов и документацией микросхем.

## Исследование работы интегрального демультиплексора

1. Соберём схему для моделирования работы интегрального демультиплексора. Получим с помощью логического анализатора XLA1 временные диаграммы сигналов для всех адресных кодов, формируемых ключами, и составим таблицу истинности демультиплексора на основе результатов.




Рисунок № 41: схема для моделирования работы интегрального демультиплексора при А, В, С – выкл.




Рисунок № 42: временная диаграмма при А, В, С – выкл.




Рисунок № 43: схема для моделирования работы интегрального демультиплексора при А, В– выкл, С- вкл.




Рисунок № 44: временная диаграмма при А, В – выкл, С- вкл.




Рисунок № 45: схема для моделирования работы интегрального демультиплексора при А, С – выкл, В- вкл.




Рисунок № 46: временная диаграмма при A, C – выкл, B- вкл.




Рисунок № 47: схема для моделирования работы интегрального демультиплексора при A- выкл, B, C- вкл.




Рисунок № 48: временная диаграмма при A- выкл, B, C- вкл.




Рисунок № 49: схема для моделирования работы интегрального демультиплексора при B, C – выкл, A- вкл.




Рисунок № 50: временная диаграмма при  $B, C$  – выкл,  $A$  – вкл.




Рисунок № 51: схема для моделирования работы интегрального демультиплексора при  $B$  – выкл,  $A, C$  – вкл.




Рисунок № 52: временная диаграмма при  $B$  – выкл,  $A$ ,  $C$ - вкл.




Рисунок № 53: схема для моделирования работы интегрального демультиплексора при  $C$  – выкл,  $A$ ,  $B$  – вкл.




Рисунок № 54: временная диаграмма при  $C$  – выкл,  $A, B$  - вкл.




Рисунок № 55: схема для моделирования работы интегрального демультиплексора при  $B, C, A$ - вкл.




Рисунок № 56: временная диаграмма при B, C, A- вкл.

| A | B | C | Y0 | Y1 | Y2 | Y3 | Y4 | Y5 | Y6 | Y7 |
|---|---|---|----|----|----|----|----|----|----|----|
| 0 | 0 | 0 | 1  | 0  | 0  | 0  | 0  | 0  | 0  | 0  |
| 0 | 0 | 1 | 0  | 0  | 0  | 0  | 1  | 0  | 0  | 0  |
| 0 | 1 | 0 | 0  | 0  | 1  | 0  | 0  | 0  | 0  | 0  |
| 0 | 1 | 1 | 0  | 0  | 0  | 0  | 0  | 0  | 1  | 0  |
| 1 | 0 | 0 | 0  | 1  | 0  | 0  | 0  | 0  | 0  | 0  |
| 1 | 0 | 1 | 0  | 0  | 0  | 0  | 0  | 1  | 0  | 0  |
| 1 | 1 | 0 | 0  | 0  | 0  | 1  | 0  | 0  | 0  | 0  |
| 1 | 1 | 1 | 0  | 0  | 0  | 0  | 0  | 0  | 0  | 1  |

Таблица № 10: таблица истинности демультиплексора.

2. Запишем логическое выражение, которое реализует интегральный демультиплексор

$$Y_0 = \bar{A} \& \bar{B} \& \bar{C}$$

$$Y_1 = A \& \bar{B} \& \bar{C}$$

$$Y_2 = \bar{A} \& B \& \bar{C}$$

$$Y_3 = A \& B \& \bar{C}$$

$$Y_4 = \bar{A} \& \bar{B} \& C$$


$$Y_5 = A \& \bar{B} \& C$$

$$Y_6 = \bar{A} \& B \& C$$

$$Y_7 = A \& B \& C$$

3. Переключение сигнала с одного информационного входа на один из информационных выходов. Таким образом, демультиплексор в функциональном отношении противоположен *мультиплексору*.
4. Произведём сравнение с теорией.

**Демультиплексор** — это логическое устройство, предназначенное для переключения сигнала с одного информационного входа на один из информационных выходов. Таким образом, демультиплексор в функциональном отношении противоположен [мультиплексору](#). На схемах демультиплексоры обозначают через DMX или DMS.



| $A_1$ | $A_0$ | $y_3$ | $y_2$ | $y_1$ | $y_0$ |
|-------|-------|-------|-------|-------|-------|
| 0     | 0     | 0     | 0     | 0     | $x$   |
| 0     | 1     | 0     | 0     | $x$   | 0     |
| 1     | 0     | 0     | $x$   | 0     | 0     |
| 1     | 1     | $x$   | 0     | 0     | 0     |

Из анализа таблицы истинности имеем следующие логические выражения для демультиплексора:

$$y_0 = x\bar{a}_1\bar{a}_0; y_1 = x\bar{a}_1a_0; y_2 = xa_1\bar{a}_0; y_3 = xa_1a_0.$$

Функция демультиплексора, полученная в пункте 3.8, совпадает с той, что описана в материалах лекции. Таблица истинности и логическое выражение получились обратные (т.к. выход инверсный).

5. Исследуем демультиплексор, построенный с использованием дешифратора и логических элементов




Рисунок № 57: схема демультиплексора, построенного с использованием дешифратора и логических элементов при А, В, С – выкл.




Рисунок № 58: схема демультиплексора, построенного с использованием дешифратора и логических элементов при А, В – выкл, С- вкл.




Рисунок № 59: схема демультиплексора, построенного с использованием дешифратора и логических элементов при А, С – выкл, В- вкл




Рисунок № 60: схема демультиплексора, построенного с использованием дешифратора и логических элементов при А– выкл, В, С- вкл.




Рисунок № 61: схема демультиплексора, построенного с использованием дешифратора и логических элементов при А– вкл, В, С- выкл.




Рисунок № 62: схема демультиплексора, построенного с использованием дешифратора и логических элементов при В– выкл, А, С- вкл.




Рисунок № 63: схема демультиплексора, построенного с использованием дешифратора и логических элементов при С– выкл, А, В- вкл.




Рисунок № 64: схема демультиплексора, построенного с использованием дешифратора и логических элементов при А, В, С- вкл.

Построим таблицу истинности демультиплексора, построенного с использованием дешифратора и логических элементов.

| A | B | C | Y0 | Y1 | Y2 | Y3 | Y4 | Y5 | Y6 | Y7 |
|---|---|---|----|----|----|----|----|----|----|----|
| 0 | 0 | 0 | 1  | 0  | 0  | 0  | 0  | 0  | 0  | 0  |
| 0 | 0 | 1 | 0  | 0  | 0  | 0  | 1  | 0  | 0  | 0  |
| 0 | 1 | 0 | 0  | 0  | 1  | 0  | 0  | 0  | 0  | 0  |
| 0 | 1 | 1 | 0  | 0  | 0  | 0  | 0  | 0  | 1  | 0  |
| 1 | 0 | 0 | 0  | 1  | 0  | 0  | 0  | 0  | 0  | 0  |
| 1 | 0 | 1 | 0  | 0  | 0  | 0  | 0  | 1  | 0  | 0  |
| 1 | 1 | 0 | 0  | 0  | 0  | 1  | 0  | 0  | 0  | 0  |
| 1 | 1 | 1 | 0  | 0  | 0  | 0  | 0  | 0  | 0  | 1  |

*Таблица №11: таблица истинности демультиплексора, построенного с использованием дешифратора и логических элементов.*

6. Техническая документация

**CD74HC137, CD74HCT137, CD54HC237, CD74HC237, CD74HCT237**




Рисунок № 65: документация.




Рисунок № 66: документация.

K561, K564, K176, K561КП2

*Восьмиканальный мультиплексор*

Рисунок № 67: документация K561, K564, K176, K561КП2.

*Таблица истинности*

| Логические уровни входных сигналов |   |   |   | Открытые каналы |
|------------------------------------|---|---|---|-----------------|
| D                                  | C | B | A |                 |
| 0                                  | 0 | 0 | 0 | YX0             |
| 0                                  | 0 | 0 | 1 | YX1             |
| 0                                  | 0 | 1 | 0 | YX2             |
| 0                                  | 0 | 1 | 1 | YX3             |
| 0                                  | 1 | 0 | 0 | YX4             |
| 0                                  | 1 | 0 | 1 | YX5             |
| 0                                  | 1 | 1 | 0 | YX6             |
| 0                                  | 1 | 1 | 1 | YX7             |
| 1                                  | X | X | X | Все закрыты     |

Микросхема представляет собой восьмиканальный мультиплексор, предназначенный для переключения цифровых и аналоговых сигналов.

Функциональная схема состоит из дешифратора и 8 ключей. Управление ключами осуществляется трехразрядным двоичным кодом, подаваемым на входы управления 9-11.

В мультиплексоре использована модифицированная схема ключа, благодаря которой сопротивление открытого канала имеет малую зависимость от изменения входного сигнала в диапазоне коммутируемых напряжений, лежащих в диапазоне между значениями напряжений питания на входах 7 и 16 (разность значений этих напряжений д. б. <15В).

*Рисунок № 68: документация.*

**Вывод:** Результаты работ демультиплексора, построенного с использованием дешифратора и логических элементов, сходятся с результатом работ интегрального демультиплексора. Такой вывод можно сделать, опираясь на таблицы истинности и временные диаграммы, а также результат работы сходятся с информацией из лекционных материалов и документацией микросхем.

## Исследование работы интегрального мультиплексора

1. Соберем схему для исследования работы интегрального мультиплексора




Рисунок № 69: схема для моделирования работы интегрального мультиплексора.

2. Произведем настройку цифрового генератора слов XWG1. Для этого запишем в первые 8 ячеек его памяти произвольные 3 - 8 разрядные двоичные коды, установим конечную точку. Установим частоту генератора  $f=1\text{ кГц}$ , и режим работы Cycle.




Рисунок № 70: настройка цифрового генератора слов XWG1.

3. Получим временные диаграммы сигналов с информационных входов и выходного сигнала. Определить, какой информационный вход подключен к выходу мультиплексора.




Рисунок № 71: временная диаграмма при  $J_1, J_2$  – выкл.

Как мы видим по временной диаграмме, 1 информационный вход соответствует подключенному к выходу мультиплексора -Y.




Рисунок № 72: временная диаграмма при  $J_1$ ,  $J_2$  – вкл.

Как мы видим по временной диаграмме, 4 информационный вход соответствует подключенному к выходу мультиплексора -Y.




Рисунок № 73: временная диаграмма при  $J_1$ - вкл,  $J_2$  – выкл.

Как мы видим по временной диаграмме, 2 информационный вход соответствует подключенному к выходу мультиплексора -Y.




Рисунок № 74: временная диаграмма при J1- выкл, J2 – вкл.

Как мы видим по временной диаграмме, 3 информационный вход соответствует подключенному к выходу мультиплексора -Y.

| J1 | J2 | F     |
|----|----|-------|
| 0  | 0  | F (1) |
| 0  | 1  | F (3) |
| 1  | 0  | F (2) |
| 1  | 1  | F (4) |

Таблица № 12: таблица истинности мультиплексора.

Выражение, реализуемое мультиплексором:

$$F = (F(1) * \bar{A} * \bar{B}) \vee (F(2) * A * \bar{B}) \vee (F(3) * \bar{A} * B) \vee (F(4) * A * B)$$

4. Опишем словесно реализуемую мультиплексором функцию.

Мультиплексор подключает один из информационных входов к выходу в соответствии с адресом, поданным на адресный вход.

#### 6.4. Распределители и коммутаторы

В системах обработки информации часто по одной линии связи необходимо пересылать несколько распределенных во времени сигналов или поочередно подключать к одной линии несколько приемников. Для этого разработаны устройства для коммутации сигналов нескольких источников на одну линию или выполнения обратной операции распределения сигналов, поступающих по одной линии связи на входы нескольких приемников.

Мультиплексор (селектор данных) подключает единственную выходную шину к одному из  $N=2^n$  входов в соответствии с адресом, заданным  $n$ -разрядным двоичным кодом.

Схема простейшего мультиплексора (рис.6.14), реализующая логическую функцию  $F = (A \cdot x_0) \vee (\bar{A} \cdot x_1)$ , коммутирует на выход  $F$  в зависимости от состояния адресного входа  $A$  один из двух сигналов ( $x_1$  или  $x_0$ ), подаваемых на информационные входы  $DI$ .




Рис.6.14. Структура мультиплексора 2:1

В мультиплексоре управляющие двоичные коды, поступающие на адресные входы, задают номер информационного входа, подключаемого к выходу. Таблица истинности мультиплексора 4:1 описывает процедуру коммутации данных с четырех входов на единственный выход (табл. 6.6).

Таблица 6.6. Состояния мультиплексора 4:1

| $A_1$ | $A_0$ | $y$             |
|-------|-------|-----------------|
| 0     | 0     | $x_0$ ( $D_0$ ) |
| 0     | 1     | $x_1$ ( $D_1$ ) |
| 1     | 0     | $x_2$ ( $D_2$ ) |
| 1     | 1     | $x_3$ ( $D_3$ ) |

Приведенная таблица позволяет записать логическое выражение  $y = \overline{A_1}\overline{A_0}x_0 \vee \overline{A_1}A_0x_1 \vee A_1\overline{A_0}x_2 \vee A_1A_0x_3$ , которому соответствует схема на ЛЭ (рис.6.15,а).




Рис.6.15. Структура мультиплексора 4:1 (а) и его обозначение (б)

Конструктивно завершенные мультиплексоры (рис.6.15,б) имеют от 4 до 16 информационных входов, также дополнительные управляющие входы (выбор кристалла CS, разрешение переключения Е).

Увеличение разрядности мультиплексоров при большом числе входных линий выполняют с помощью каскадно-пирамидального соединения мультиплексоров с меньшим числом входов. Например, двухкаскадный мультиплексор 16:1 можно построить с использованием пяти мультиплексоров 4:1 (рис.6.16). Первый каскад из четырех мультиплексоров коммутрует 16 входов на 4 выхода, из которых во втором каскаде выбирается единственный. Очевидно, что при этом усложняется схема управления.

## 5. Исследуем мультиплексор на логических элементах, для этого соберем схему:




Рисунок № 75: схема для моделирования работы интегрального мультиплексора на логических элементах.

Построим таблицу истинности мультиплексора на логических элементах

| J1 | J2 | <b>F</b> |
|----|----|----------|
| 0  | 0  | F (1)    |
| 0  | 1  | F (3)    |
| 1  | 0  | F (2)    |
| 1  | 1  | F (4)    |

*Таблица № 13: таблица истинности мультиплексора на логических элементах.*



Логическое выражение интегрального мультиплексора на логических элементах

$$F = (F(1) * \bar{A} * \bar{B}) \vee (F(2) * \bar{A} * B) \vee (F(3) * A * \bar{B}) \vee (F(4) * A * B)$$

Таблица истинности и логическое выражение схожи с полученными в пунктах 4-8.

## 6. Техническая документация

**K155КП7, КМ155КП7 (74151).**


$$Y = I_1 \overline{S_0} \overline{S_1} \overline{S_2} + I_2 S_0 \overline{S_1} \overline{S_2} + I_3 \overline{S_0} S_1 \overline{S_2} + I_4 S_0 S_1 \overline{S_2} + I_5 \overline{S_0} \overline{S_1} S_2 + I_6 S_0 \overline{S_1} S_2 + I_7 \overline{S_0} S_1 S_2 + I_8 S_0 S_1 S_2 .$$

Ток потребления К155КП7, КМ155КП7 (74151) не превышает 48 мА.

Рисунок № 76: документация.


| Вход  |    |    |            | Выход |            |
|-------|----|----|------------|-------|------------|
| Выбор |    |    | Разрешение |       |            |
| S2    | S1 | S0 | $\bar{E}$  | Y     | $\bar{Y}$  |
| x     | x  | x  | B          | H     | B          |
| H     | H  | H  | H          | I1    | $\bar{I1}$ |
| H     | H  | B  | H          | I2    | $\bar{I2}$ |
| H     | B  | H  | H          | I3    | $\bar{I3}$ |
| H     | B  | B  | H          | I4    | $\bar{I4}$ |
| B     | H  | H  | H          | I5    | $\bar{I5}$ |
| B     | H  | B  | H          | I6    | $\bar{I6}$ |
| B     | B  | H  | H          | I7    | $\bar{I7}$ |
| B     | B  | B  | H          | I8    | $\bar{I8}$ |

Рисунок № 77: состояние мультиплексора K155КП7 (74151).

|                                               |              |
|-----------------------------------------------|--------------|
| Номинальное напряжение питания .....          | 5 В ± 5%     |
| Выходное напряжение низкого уровня .....      | ≤ 0,4 В      |
| Выходное напряжение высокого уровня .....     | ≥ 2,4 В      |
| Напряжение на антиэвонном диоде .....         | ≥ -1,5 В     |
| Помехоустойчивость .....                      | ≤ 0,4 В      |
| Входной ток низкого уровня .....              | ≤ -1,6 мА    |
| Входной ток высокого уровня.....              | ≤ 0,04 мА    |
| Входной пробивной ток .....                   | ≤ 1 мА       |
| Ток короткого замыкания .....                 | -18...-55 мА |
| Ток потребления.....                          | ≤ 48 мА      |
| Время задержки распространения при включении: |              |
| - по входам 1-4, 12-15 по выходу 6.....       | ≤ 14нс       |
| - по входам 1-4, 12-15 по выходу 5.....       | ≤ 24нс       |
| - по входу 7 по выходу 6.....                 | ≤ 30нс       |

*Рисунок № 78: электрические параметры.*

## Микросхема 74151



*Рисунок № 79: микросхема 74151.*

### Описание

Микросхема 74151 содержит селектор данных, который из восьми входных сигналов выделяет один с помощью 3-разрядного двоичного кода.

### Работа схемы

Необходимый входной сигнал микросхемы 74151 (D0 — D7) выбирается подачей на адресные входы (A0 — A2) соответствующего двоичного кода. Выделенный сигнал появляется на выходе Q и на инверсном выходе  $\bar{Q}$ .

В нормальном режиме работы на разрешающий вход  $\overline{OE}$  микросхемы 74151 подается напряжение низкого уровня. При подаче на вход  $\overline{OE}$  напряжения высокого уровня на выходе Q устанавливается напряжение низкого уровня, а на выходе  $\bar{Q}$  — высокого независимо от состояния других входов.

Микросхему 74151 можно использовать в качестве функционального преобразователя, а также для последовательной передачи данных.

Микросхема 74151 аналогична 74251, где при подаче на разрешающий вход OE напряжения высокого уровня выходы Q и  $\bar{Q}$  переходят в третье (высокоомное) состояние.

*Рисунок № 80: описание, работа схемы.*

| Тип микросхемы                         | 74151 | 74ALS151 | 74AS151 | 74F151 | 74LS151 | 74S151 |
|----------------------------------------|-------|----------|---------|--------|---------|--------|
| Время задержки прохождения сигнала, нс | 25    | 11       | 8       | 6      | 15      | 12     |
| Ток потребления, мА                    | 29    | 7,5      | 19      | 12     | 6       | 45     |

*Рисунок № 81: технические данные.*

| Входы                                |    |    |                 | Выходы |                   |
|--------------------------------------|----|----|-----------------|--------|-------------------|
| Адресные                             |    |    | Разрешение      |        |                   |
| A2                                   | A1 | A0 | $\overline{OE}$ | Q      | $\overline{Q}$    |
| X                                    | X  | X  | 1               | 0      | 1                 |
| 0                                    | 0  | 0  | 0               | D0     | $\overline{D0^*}$ |
| 0                                    | 0  | 1  | 0               | D1     | $\overline{D1}$   |
| 0                                    | 1  | 0  | 0               | D2     | $\overline{D2}$   |
| 0                                    | 1  | 1  | 0               | D3     | $\overline{D3}$   |
| 1                                    | 0  | 0  | 0               | D4     | $\overline{D4}$   |
| 1                                    | 0  | 1  | 0               | D5     | $\overline{D5}$   |
| 1                                    | 1  | 0  | 0               | D6     | $\overline{D6}$   |
| 1                                    | 1  | 1  | 0               | D7     | $\overline{D7}$   |
| * - состояние соответствующего входа |    |    |                 |        |                   |

*Рисунок № 82: состояние микросхемы 74151.*

**Вывод:** результаты работ мультиплексора, построенного на логических элементах, сходятся с результатом работ интегрального мультиплексора, мы делаем такой вывод исходя из полученных таблиц истинности и временных диаграмм, также результаты сходятся с информацией из лекционных материалов и документацией.

## Исследование работы приоритетного шифратора в Multisim

1. Соберём схему для моделирования работы приоритетного шифратора





Рисунок № 83: схема для моделирования работы приоритетного шифратора.

## Микросхема K555ИБ1



**Микросхема K555ИБ1** представляет собой приоритетный шифратор 8х3. Он преобразует восьмипозиционный код в трёхразрядный двоичный код.

Шифратор K555ИБ1 имеет инверсные входы и выходы т.е. активный уровень на всех выводах - низкий ( $\bar{\phantom{x}}$ ).

При высоком уровне на входе разрешения  $\bar{E}$  на всех выходах установлены высокие уровни сигнала. При подаче на вход  $\bar{E}$  низкого активного уровня на выходе переноса  $\bar{P}$  устанавливается уровень лог.1 и возможна шифрация сигнала: при подаче лог.0 на любой из информационных входов  $X_0-X_7$  на выходе  $\bar{G}$  появляется лог.0 (признак входного сигнала) а на выходах  $\bar{Y}_0-\bar{Y}_2$  инверсный двоичный код, соответствующий номеру активного входа.

Приоритетность шифратора выражается в том, что если активный низкий уровень появляется одновременно на нескольких информационных входах то выходной код будет соответствовать активному входу с большим номером.

Корпус: DIP-16

**Основные параметры K555ИБ1:**

|                                          |                      |
|------------------------------------------|----------------------|
| Напряжение питания ( $V_{CC}$ )          | +5В $\pm 5\%$        |
| Входной ток ("0"), не более              | 0,40мА               |
| Входной ток ("1"), не более              | 20мкА                |
| Ток потребления (статический), $I_{max}$ | 20мА                 |
| Нагрузочная способность                  | 10 входов ТТЛ (K555) |
| Выходной уровень "0"                     | < 0,4В               |
| Выходной уровень "1"                     | > 2,5В               |
| Рабочий диапазон температур              | -10°C...+70°C        |
| Корпус                                   | DIP-16               |
| Импортный аналог                         | 74LS148              |

Рисунок № 84: шифратор K555ИБ1.




Рисунок № 85: таблица истинности шифратора K555IB1.




Рисунок № 86: альтернативное условное обозначение K555IB1.

## Микросхема 74148




Рисунок № 87: микросхема 74148.

### Описание

Микросхема **74148** позволяет расположить 8 входных сигналов в последовательности согласно важности сигнала (по приоритету). Также микросхема может использоваться как обычный шифратор.

### Работа схемы

В микросхеме 74148 восемь входов (0 — 7) и три выхода двоичного кода (A0 — A2).

Активным уровнем для микросхемы 74148 является низкий уровень напряжения. Если на все входы подается напряжение высокого уровня или на вход 0 (вывод 10) — низкого, то на всех выходах устанавливается напряжение высокого уровня. Если напряжение низкого уровня подается только на один из входов микросхемы 74148, то на выходах формируется двоичный код, соответствующий данному входу. Например, если на вход 6 (вывод 3) подается напряжение низкого уровня, то на выходах устанавливаются следующие значения: A0 = 1, A1 = 0, A2 = 0 (цифра 6 в двоично-десятичном коде имеет вид 110, а при активном низком уровне сигнала она равняется 001).

Если на два и более входа микросхемы 74148 одновременно подается напряжение низкого уровня, то на выходах формируется двоичный код, соответствующий входу с наибольшим порядковым номером (наивысшим приоритетом), а состояние других входов не учитывается. Например, когда на входы 4 и 6 одновременно подается напряжение низкого уровня, на выходах формируется комбинация сигналов 001; если же на входы 4 и 7 одновременно подается напряжение низкого уровня, на выходах устанавливается комбинация 000. Если на вход, имеющий более высокий приоритет, подается напряжение высокого уровня, то на выходах устанавливается код, соответствующий следующему по приоритету входу, на который поступило напряжение низкого уровня, пока, наконец, на все входы не будет подано напряжение высокого уровня.

Кроме трех информационных входов в микросхеме 74148 имеются еще два входа для каскадного соединения микросхем  $\overline{GS}$  и  $\overline{EO}$ . На выходе  $\overline{GS}$  формируется напряжение низкого уровня, если такое напряжение подается на какой-либо из входов. На выходе  $\overline{EO}$  устанавливается напряжение низкого уровня, когда на все входы подается напряжение высокого уровня.

Разрешающие входы и выходы микросхемы 74148 позволяют соединять модули в каскады для принятия большого числа входных сигналов. На выходе  $\overline{EO}$  как и на выходе  $\overline{GS}$ , формируется напряжение высокого уровня, когда такое напряжение подается на разрешающий вход  $\overline{EI}$ . В нормальном режиме работы на вход  $\overline{EI}$  должно подаваться напряжение низкого уровня.

Рисунок № 88: описание и работа схемы 74148.

| Входы           |   |   |   |   |   |   |   |   | Выходы |    |    |                 |                 |
|-----------------|---|---|---|---|---|---|---|---|--------|----|----|-----------------|-----------------|
| $\overline{E1}$ | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | A2     | A1 | A0 | $\overline{GS}$ | $\overline{EO}$ |
| 1               | X | X | X | X | X | X | X | X | 1      | 1  | 1  | 1               | 1               |
| 0               | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1      | 1  | 1  | 1               | 0               |
| 0               | X | X | X | X | X | X | X | 0 | 0      | 0  | 0  | 0               | 1               |
| 0               | X | X | X | X | X | X | 0 | 1 | 0      | 0  | 1  | 0               | 1               |
| 0               | X | X | X | X | X | 0 | 1 | 1 | 0      | 1  | 0  | 0               | 1               |
| 0               | X | X | X | X | 0 | 1 | 1 | 1 | 0      | 1  | 1  | 0               | 1               |
| 0               | X | X | X | 0 | 1 | 1 | 1 | 1 | 1      | 0  | 0  | 0               | 1               |
| 0               | X | X | 0 | 1 | 1 | 1 | 1 | 1 | 1      | 0  | 1  | 0               | 1               |
| 0               | X | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1      | 1  | 0  | 0               | 1               |
| 0               | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1      | 1  | 1  | 0               | 1               |

Рисунок № 89: состояние микросхемы 74148.

Для дальнейшей работы я выбрала схему истинности шифратора K155ИБ1.

➡ Состояние шифратора K155ИБ1 (74148)

| Вход            |                 |                 |                 |                 |                 |                 |                 |                 | Выход           |                 |                 |                 |                 |
|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|
| $\overline{E1}$ | $\overline{I1}$ | $\overline{I2}$ | $\overline{I3}$ | $\overline{I4}$ | $\overline{I5}$ | $\overline{I6}$ | $\overline{I7}$ | $\overline{I8}$ | $\overline{GS}$ | $\overline{A0}$ | $\overline{A1}$ | $\overline{A2}$ | $\overline{EO}$ |
| В               | х               | х               | х               | х               | х               | х               | х               | х               | В               | В               | В               | В               | В               |
| Н               | В               | В               | В               | В               | В               | В               | В               | В               | В               | В               | В               | В               | Н               |
| Н               | х               | х               | х               | х               | х               | х               | х               | Н               | Н               | Н               | Н               | Н               | В               |
| Н               | х               | х               | х               | х               | х               | х               | Н               | В               | Н               | В               | Н               | Н               | В               |
| Н               | х               | х               | х               | х               | х               | Н               | В               | В               | Н               | Н               | В               | Н               | В               |
| Н               | х               | х               | х               | х               | Н               | В               | В               | В               | Н               | В               | В               | Н               | В               |
| Н               | х               | х               | х               | Н               | В               | В               | В               | В               | Н               | Н               | Н               | В               | В               |
| Н               | х               | х               | Н               | В               | В               | В               | В               | В               | Н               | В               | Н               | В               | В               |
| Н               | х               | Н               | В               | В               | В               | В               | В               | В               | Н               | Н               | В               | В               | В               |
| Н               | Н               | В               | В               | В               | В               | В               | В               | В               | Н               | В               | В               | В               | В               |

Рисунок № 90: состояние шифратора K155ИБ1.

2. Настроим генератор слов:




Рисунок № 91: настройка цифрового генератора слов XWG1.

- Для каждой строки выбранной таблицы истинности одной из промышленных микросхем запрограммируем генератор слов XWG1. По засвечиванию пробников проанализируем работу шифратора ENC\_8TO3 и заполним таблицу истинности:




Рисунок № 92: схема на исследовании № 2.




Рисунок № 93: схема на исследовании №4.




Рисунок № 94: схема на исследовании № 6.

| № | Служебный вход | Информационные входы |    |    |    |    |    |    |    | Служебные выходы |    | Информационные выходы |    |    |
|---|----------------|----------------------|----|----|----|----|----|----|----|------------------|----|-----------------------|----|----|
|   |                | EI                   | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0               | E0 | GS                    | A2 | A1 |
| 0 | 0              | 1                    | 1  | 1  | 1  | 1  | 1  | 1  | 1  | 0                | 1  | 1                     | 1  | 1  |
| 1 | 0              | 1                    | 1  | 1  | 1  | 1  | 1  | 1  | 0  | 1                | 0  | 1                     | 1  | 1  |
| 2 | 0              | 1                    | 1  | 1  | 1  | 1  | 1  | 0  | 0  | 1                | 0  | 1                     | 1  | 0  |
| 3 | 0              | 1                    | 1  | 1  | 1  | 1  | 1  | 0  | 1  | 1                | 0  | 1                     | 1  | 0  |
| 4 | 0              | 1                    | 1  | 1  | 1  | 1  | 0  | 0  | 0  | 1                | 0  | 1                     | 0  | 1  |
| 5 | 0              | 1                    | 1  | 1  | 1  | 0  | 0  | 0  | 1  | 1                | 0  | 1                     | 0  | 0  |
| 6 | 0              | 1                    | 1  | 1  | 0  | 0  | 0  | 0  | 1  | 1                | 0  | 0                     | 1  | 1  |
| 7 | 0              | 1                    | 1  | 0  | 0  | 1  | 0  | 0  | 0  | 1                | 0  | 0                     | 1  | 0  |
| 8 | 0              | 1                    | 0  | 0  | 0  | 0  | 0  | 0  | 1  | 1                | 0  | 0                     | 0  | 1  |
| 9 | 1              | 1                    | 0  | 0  | 0  | 0  | 0  | 0  | 1  | 1                | 1  | 1                     | 1  | 1  |

Таблица № 14: таблица истинности шифратора ENC\_8ТОЗ.

Запишем логическое выражение, которое реализует приоритетный шифратор:

$$A_0 = (D1 \& D3 \& D5 \& D7) + EI$$

$$A_1 = (D2 \& D3 \& D6 \& D7) + EI$$

$$A_2 = (D4 \& D5 \& D6 \& D7) + EI$$

#### 4. Теория

Шифратор — логическое устройство, выполняющее логическую функцию — преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.




Рисунок № 95: общая схема шифратора.

**Шифратор (кодер)** — комбинационное устройство, стандартное назначение которого — преобразование десятичного кода в двоичный. Рассмотрим на следующем примере принцип формирования логической схемы шифратора: предлагается закодировать десятичные цифры 1, 2, ..., 7 трехразрядными двоичными числами.

Задача решается в следующей последовательности.

1. Проведем подготовительные операции. Перенесем кодируемые цифры в индексы при  $x$ :  $x_1, x_2, \dots, x_7$  и над ними поставим эквивалентные им двоичные числа, а их коды обозначим трехразрядными двоичными числами  $y_2y_1y_0$  (рис. 9.12, а).




Рис. 9.12

2. Мысленно «построим» логическую схему шифратора.

Для этого представим ее в виде черного ящика (ЧЯ) с входными  $x_1, x_2, \dots, x_7$  и выходными  $y_2y_1y_0$  сигналами (на рис. 9.12, а он обведен штриховым прямоугольником). Тогда выходной сигнал младшего (нулевого) разряда  $y_0$  будет равен логической 1 при сигнале на любом нечетном входе ЧЯ, т.е.  $y_0 = 1$ ,

если  $x_1 = 1$  или  $x_3 = 1$ , или  $x_5 = 1$ , или  $x_7 = 1$ , поскольку все младшие разряды двоичных чисел, которыми представлены нечетные десятичные цифры, равны 1 (см. двоичные числа над  $x_1, x_3, x_5, x_7$ ). Это значит, что «первый отсек» ЧЯ с входными сигналами  $x_1, x_3, x_5, x_7$  и выходным  $y_0$  будет представлять собой ЛЭ 4ИЛИ, на входы которого должны быть заведены источники сигналов с номерами 1, 3, 5, 7 (на рис. 9.12, а — верхний). Тогда булево уравнение для этого случая выглядит так:  $y_0 = x_1 + x_3 + x_5 + x_7$ . Рассуждая аналогично, нетрудно установить, что выходной сигнал  $y_1 = 1$ , если на входы «второго отсека» ЧЯ будут поданы сигналы с любых из номеров 2, 3, 6, 7, которые в двоичном счислении содержат 1 в первом разряде (см. двоичные числа над  $x_2, x_3, x_6, x_7$ ). Следовательно, «второй отсек» ЧЯ также представляет собой также ЛЭ 4ИЛИ, реализующий функцию  $y_1 = x_2 + x_3 + x_6 + x_7$ . Старший разряд  $y_2 = 1$ , если на входы «третьего отсека» ЧЯ будут поданы сигналы с любых из следующих номеров 4, 5, 6, 7, поскольку эти цифры в двоичном счислении содержат 1 во втором разряде. Таким образом, «третий отсек» ЧЯ также представляет собой ЛЭ 4ИЛИ, реализующий зависимость  $y_2 = x_4 + x_5 + x_6 + x_7$ .

3. С учетом результатов п. 2 составляем логическую схему шифратора (рис. 9.12, а) и таблицу истинности (рис. 9.12, б).

Задачу, рассмотренную выше, можно решить ИС шифратора с семью входами и тремя выходами (например, типа К555ИВ1), условное изображение которого представлено на рис. 9.12, в.

Рисунок № 96: шифратор.

**Вывод:** Результаты работ шифратора ENC\_8TO3 совпадают с результатом работ выбранной микросхемы 74LS148. Мы делаем такой вывод, используя таблицы истинности. Результат работы сходится с информацией из учебника и документацией микросхемы.